


# Progettazione Elettronica Digitale

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

## Memorie a semiconduttore

- ➔ Memorie volatili
- ➔ Memorie non volatili
- ➔ FPGA



# Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH

* Alcune delle slide sono state adattate da Jan M. Rabaey et al., “Digital Integrated Circuits”, 2nd edition, Copyright 2003 Prentice Hall/Pearson


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Classificazione delle memorie a semiconduttore

| Read-write memories | | Non-volatile read-write memory | Read-only memory |
|---|---|---|---|
| Random access | Non-random access | EPROM<br>$E^2$PROM<br>FLASH | Mask-programmed<br>Programmable (PROM) |
| SRAM<br>DRAM | FIFO<br>LIFO<br>Shift register<br>CAM | | |


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Classificazione delle memorie a semiconduttore




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Tempistiche nelle memorie: definizioni






*Read cycle* → ciclo di lettura
*Write cycle* → ciclo di scrittura

*Read access* → accesso in lettura
*Write access* → accesso in scrittura

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Architettura delle memorie: decodificatori d'indirizzo








Architettura elementare per $N \times M$ bit.
Troppi segnali di selezione $S_0 \rightarrow S_{N-1}$:
$N$ parole → $N$ segnali

Il decodificatore d'indirizzo riduce il numero di segnali necessari:
$K = \log_2 N$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Logica decodificatore d’indirizzo: esempio a 4 bit




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Architettura della matrice di memoria


- $2^n$ *parole* di $2^m$ *bit* ciascuna
- Se $n \gg m$, rapporto di aspetto troppo sbilanciato
  - Si divide la memoria in $2^k$ blocchi
  - L'indirizzo si divide in $2$ parti
    - Row address ($n - k$ bit)
    - Column address ($k$ bit)
  - Si aggiunge un *decodificatore di colonna*
- Buona "regolarità"
  - Facile da progettare
- Alta *densità di integrazione*





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Wordline e bitline

- **Lettura**
  - Il decoder di riga attiva una e una sola **wordline**
  - $2^k$ *word* selezionate dalla wordline raggiungono la circuiteria di colonna, *column circuitry*, attraverso le **bitline**
  - Il *decoder di colonna* seleziona *una parola* da leggere su $2^k$
- **Scrittura**
  - La *parola da scrivere* viene trasferita tramite le bitline
  - Viene scritta solo la *word selezionata* dalla wordline




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Cella di memoria Dynamic RAM (DRAM) a un transistore


- Il bit è immagazzinato come carica nel **condensatore di *storage* $C_S$**
- Il pass-transistor $M_1$, attivato dal **segnale di wordline *WL***, permette di caricare e scaricare $C_S$
- La **bitline *BL*** ha una *grande capacità parassita* $C_{BL}$ a causa delle tantissime celle connesse
  - $C_S \ll C_{BL}$
  - La variazione di tensione sulla bitline durante una lettura è piccola, $\sim 250\,\text{mV}$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Operazioni su cella DRAM

- Scrittura di $1$ o $0$ logico:
  1. BL a tensione alta $(1)$ o bassa $(0)$
  2. Riga selezionata con $WL$ e tensione $BL$ trasferita su $C_S$





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Operazioni su cella DRAM

A1


- Scrittura di $1$ o $0$ logico:
  1. BL a tensione alta $(1)$ o bassa $(0)$
  2. Riga selezionata con $WL$ e tensione $BL$ trasferita su $C_S$
- Lettura:
  1. $BL$ caricata a metà tensione di alimentazione $(V_{dd}/2)$
  2. Riga selezionata con $WL$ e trasferimento di carica tra $C_S$ e $C_{BL}$
     - Piccola $\Delta V_{BL}$ positiva $(1)$ o negativa $(0)$
  3. Amplificazione di $\Delta V_{BL}$ *(sense amplifier)*
  4. Ri-scrittura per ripristinare la tensione su $C_S$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Operazioni su cella DRAM


- Scrittura di $1$ o $0$ logico:
  1. BL a tensione alta $(1)$ o bassa $(0)$
  2. Riga selezionata con $WL$ e tensione $BL$ trasferita su $C_S$
- Lettura:
  1. $BL$ caricata a metà tensione di alimentazione $(V_{dd}/2)$
  2. Riga selezionata con $WL$ e trasferimento di carica tra $C_S$ e $C_{BL}$
     - Piccola $\Delta V_{BL}$ positiva $(1)$ o negativa $(0)$
  3. Amplificazione di $\Delta V_{BL}$ *(sense amplifier)*
  4. Ri-scrittura per ripristinare la tensione su $C_S$
- Refresh (necessaria a causa delle correnti di perdita):
  1. Periodicamente, finta (dummy) lettura delle righe:
     - **processo lento**




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# DRAM: organizzazione convenzionale (righe, colonne)


- $D$ supercelle di $W$ bit ciascuna
  - Esempio: $D = 16,\ W = 8$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Lettura Supercella DRAM (2,1)


- Accesso in memoria in 2 passi
  - **Riga + Colonna**
- Passo 1(a)
  - Il segnale Row Address Strobe (RAS) seleziona la riga numero 2
- Passo 1(b)
  - La riga numero 2 è copiata dall'array di memoria nel buffer di riga




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Lettura Supercella DRAM (2,1)


- Passo 2(a)
  - Il segnale Column Address Strobe (CAS) seleziona la colonna numero 1
- Passo 2(b)
  - La Supercella (2,1) è copiata dal buffer sulle linee dati e trasferita alla CPU




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Segnali in una tipica DRAM


- **DRAM Asincrona**
- Segnali di controllo
  $RAS_L$, $CAS_L$, $WE_L$, $OE_L$
  attivi bassi
- I/O dati $D$ bidirezionale
  - $WE_L$ (Write Enable) asserito (low),
    $OE_L$ (Output Enable) deasserito (high)
    - $D$ funziona come pin d'ingresso dati
  - $WE_L$ deasserito (high),
    $OE_L$ asserito (low)
    - $D$ diventa il pin d'uscita dati
- Gli indirizzi di riga e colonna condividono gli stessi pin $A$
  - $RAS_L$ a livello basso: segnale A memorizzato come indirizzo di riga
  - $CAS_L$ a livello basso: segnale A memorizzato come indirizzo di colonna
  - $RAS/CAS$ è sensibile alle transizioni (edge-sensitive)





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Operazioni base di lettura e scrittura in DRAM asincrona

- Ciclo di **lettura**
- Strobe address in due passi
  - Row ($RAS$), column ($CAS$)





- Ciclo di **scrittura**
- **$WE_L$ asserito (low)**
- Strobe address in due passi
  - Row ($RAS$), column ($CAS$)





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Tempistiche DRAM (lettura)




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Parametri chiave in tempistiche DRAM

- **$t_{RAC}$**: ritardo minimo tra discesa $RAS$ e dati validi in uscita
  - Definisce la velocità della DRAM
  - DRAM veloce da 4 Mbit: $t_{\mathrm{RAC}} = 60\,\mathrm{ns}$
- **$t_{RC}$**: minimo tempo tra due transizioni H→L di $RAS$
  - $t_{\mathrm{RC}} = 110\,\mathrm{ns}$ per una DRAM da 4 Mbit con $t_{\mathrm{RAC}} = 60\,\mathrm{ns}$
- **$t_{CAC}$**: ritardo minimo tra discesa $CAS$ e dati validi in uscita
  - $t_{\mathrm{CAC}} = 15\,\mathrm{ns}$ per una DRAM da 4 Mbit con $t_{\mathrm{RAC}} = 60\,\mathrm{ns}$
- **$t_{PC}$**: minimo tempo tra due transizioni H→L di $CAS$
  - $t_{\mathrm{PC}} = 35\,\mathrm{ns}$ per una DRAM da 4 Mbit con $t_{\mathrm{RAC}} = 60\,\mathrm{ns}$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Organizzazione interna DRAM da 1 Gbit

- Chip da $1\,\text{Gbit} = 128\,\text{MByte}$
- $128\,\text{M} = 2^{27}$
- $27$ linee di indirizzo
  - $11$ $(2\,\text{k})$ column
  - $14$ $(16\,\text{k})$ row
  - $2$ $(4)$ memory field





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Moduli DRAM




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Evoluzione delle memorie DRAM

- Fast page mode DRAM (FPM DRAM)
  - Accesso con sequenza $[RAS, CAS, CAS, CAS, CAS]$ invece di $[(RAS, CAS), (RAS, CAS), (RAS, CAS), (RAS, CAS)]$
- Extended data out DRAM (EDO DRAM)
  - FPM DRAM evoluta con sequenza segnali $CAS$ più rapida
- Synchronous DRAM (SDRAM)
  - Memoria *sincrona* (non più asincrona).
    I segnali di controllo e comandi sono attivati da un fronte di salita del segnale di clock
- **Double data-rate synchronous DRAM (DDR SDRAM)**
  - **Memoria SDRAM evoluta che usa *entrambi* i fronti del clock**
- Video RAM (VRAM)
  - Simile a FPM, ma l'uscita è prodotta tramite uno shift del buffer di riga
  - Dual port: per letture e scritture simultanee → $2$ bus indirizzi e dati

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Diagramma blocchi funzionale SDRAM 64 M x 4




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Temporizzazione SDRAM: lettura singola


- $CL$: $CAS$ latency
- $CL$ è il ritardo, in *cicli di clock*, tra il campionamento di un comando di $READ$ e la disponibilità del dato in uscita
- In questo esempio, la $CAS$ latency può essere impostata a $2$ ($CL = 2$) o $3$ cicli di clock ($CL = 3$)





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Temporizzazione SDRAM: lettura a burst

- Burst length ($BL$)
- Determina il massimo numero di locazioni nelle colonne cui si accede con un dato comando di $READ$ o di $WRITE$
- Tipicamente, burst lengths di $1, 2, 4$ od $8$ locazioni
- $BL = 4$ nell'esempio






2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Temporizzazione SDRAM: scrittura a burst

- Burst length ($BL$)
- $BL = 2$ nell'esempio




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Caratteristiche DDR SDRAM

- DDR signifca
  Double Data Rate
- SDRAM
  - Letture e scritture avvengono sul fronte di salita del segnale di clock
- DDR
  - Letture e scritture avvengono su *entrambi* i fronti, **di salita e di discesa**, del clock
- 2x *più veloce* di una SDRAM, ma consumo di potenza è maggiore


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Temporizzazione DDR SDRAM

- $CL$: CAS latency
- Con entrambi i fronti disponibi $CL$ può essere frazionario
- $CL = 2.5$ nell'esempio




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Evoluzione standard DDR

- DDR SDRAM è uno standard dell'associazione JEDEC Solid State Technology
- Gli standard più recenti consentono
  - *Frequenze di clock* più alte
  - *Tensioni di alimentazione* più basse (e quindi riducono anche i consumi)
  - *Burst* più lunghi

| DDR SDRAM Standard | Bus clock (MHz) | Internal rate (MHz) | Prefetch (min burst) | Transfer Rate (MT/s) | Voltage | DIMM pins | SO-DIMM pins | Micro DIMM pins |
|---|---|---|---|---|---|---|---|---|
| DDR | 100–200 | 100–200 | 2n | 200–400 | 2.5/2.6 | 184 | 200 | 172 |
| DDR2 | 200–533 | 100–266 | 4n | 400–1066 | 1.8 | 240 | 200 | 214 |
| DDR3 | 400–1066 | 100–266 | 8n | 800–2133 | 1.5 | 240 | 204 | 214 |
| DDR4 | 1066-2133 | 100–266 | 8n | 2133-4266 | 1.05/1.2 | 288 | 256 | - |
| DDR5 | 2400-4200 | 133-200 | 16n | 4800-8400 | 1.1 | 288 | 262 | - |
| *DDR6* | *TBD* | *TBD* | *16n* | *8800-17600* | *1.1* | *TBD* | *TBD* | - |


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Esempio di organizzazione DDR2





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# DDR, DDR2, DDR3 e DDR4
# Dual in Line Memory Module (DIMM)












2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Cella di memoria statica a 6 transistori (6T-SRAM)


- Partendo dal circuito bistabile
  - 2 INV $= 4$ transistori MOS
- Si aggiungono
  - 2 pass-transistor di selezione (tramite wordline WL) che permettono scrittura e lettura (tramite bitlines true $BL$ & complement $BLc$)
- SCRITTURA
  1. $BL$ forzato a $1$(oppure a $0$) e $BLc$ a $0(1)$
  2. Selezione tramite $WL = 1$
- LETTURA
  1. $BL$ e $BLc$ pre-caricate a $V_{\mathrm{DD}}$
  2. Selezione tramite $WL = 1$
  3. La cella comincia a tirare giù la tensione del lato $BL$ o $BLc$, a seconda del bit memorizzato
  4. Attivazione del Sense Amplifier




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Esempio di architettura SRAM: 16 word x 4 bit

A2





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Tempistiche in SRAM asincrona





- Nei chip di SRAM “standalone”, spesso $D_{\text{in}}/D_{\text{out}}$ sono combinati per risparmiare pin: $OE$ definisce la direzione (in o out) con $Hi = \text{write}, Lo = \text{read}$
- Doppia segnalazione: $OE = Hi, WE = Lo$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Tempistiche in SRAM sincrona

- Le memorie SRAM *embedded* (non standalone) tipicamente sono *sincrone*





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Confronto SRAM vs DRAM


A3

- SRAM




  - Cella più grande
    - → Densità inferiore
    - → Maggiore costo/bit
  - **Consumo statico molto basso**
  - **Lettura non-distruttiva**
  - **No refresh**
  - **Lettura semplice**
    - → **Accesso più veloce**
  - **Processo di fabbricazione standard**
    - → **Spesso integrata con circuiti logici**

- DRAM





  - **Cella più piccola**
    - → **Densità maggiore**
    - → **Minore costo/bit**
  - Richiede refresh periodico e dopo lettura
  - Lettura complessa
    - → Accesso più lento
  - Processo di fabbricazione dedicato
    - → Difficile integrazione con i circuiti logici
  - Densità elevata
    - → Schemi di indirizzamento non banali


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Celle ridondanti per ovviare a difetti

A4




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini




# Memorie a semiconduttore

- Aspetti comuni alle memorie a semiconduttore
- 1ª Parte: memorie volatili
  - DRAM
  - SRAM
  - CAM
- 2ª Parte: memorie non-volatili
  - Mask-programmed ROM
  - EPROM
  - EEPROM
  - FLASH


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Content Addressable Memory (CAM): RAM versus CAM





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# CAM: schema concettuale





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Architettura di una memoria CAM




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Uso di CAM nelle memorie Cache





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Ternary CAM (TCAM)

A5








2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Esempio di utilizzo: tabelle d'instradamento

| Entry No. | Address (binary) | Output port |
|---|---|---|
| 1 | 101XX | A |
| 2 | 0110X | B |
| 3 | 011XX | C |
| 4 | 10011 | D |

- CAM usata per packet inspection e forwarding
- "$X$" significa "don't care"
  → '0', '1', '$X$': *Ternary* CAM (TCAM)





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



# Domande riepilogative

- Funzione del decodificatore d'indirizzo e come riduce il numero di segnali?
- Perché le DRAM sono organizzate a righe e colonne con buffer di riga?
- Come influisce il rapporto $C_S/C_{BL}$ sulle operazioni di lettura nelle celle DRAM?
- Descrivere i 4 passi dell'operazione di lettura in una cella DRAM.
- Perché è necessario il refresh nelle DRAM e come viene realizzato?
- Confrontare $\overline{RAS}$ e $\overline{CAS}$ nelle DRAM asincrone spiegandone la temporizzazione.
- Cosa indica il parametro $t_{RAC}$ per DRAM e come influisce sulle prestazioni?
- Spiegare la differenza tra FPM DRAM e EDO DRAM nell'accesso alle colonne.
- Confrontare la struttura delle celle SRAM e DRAM: area e complessità.
- Come funziona il processo di scrittura in una SRAM dual-port?
- Perché le SRAM embedded utilizzano spesso un'interfaccia sincrona?
- Descrivere il «prefetch» nelle DDR SDRAM e l'evoluzione da DDR2-DDR4.
- Come viene gestito l'accesso a burst nelle SDRAM sincrone e i suoi vantaggi?


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



# Domande riepilogative

- Spiegare il funzionamento del sense amplifier nelle operazioni di lettura DRAM.
- Qual è il principio di funzionamento di una content addressable memory (CAM)?
- Come vengono utilizzate le CAM nelle tabelle di routing delle reti?
- Confrontare l'architettura di una CAM con quella di una RAM tradizionale.
- Elencare 3 vantaggi delle DRAM rispetto alle SRAM in termini di costi e densità.
- Perché le SRAM sono preferite per cache L1/L2 e DRAM per memoria principale?
- Ruolo delle celle ridondanti nell'aumentare la resa produttiva dei chip di memoria.
- Migliorie nello standard DDR4 per ridurre il consumo energetico rispetto al DDR3?
- Cambi nell'organizzazione interna delle DRAM dai chip 4 Mbit ai moderni 1 Gbit.
- Tempo totale di accesso casuale per DRAM con $t_{\mathrm{RAC}} = 60\,\mathrm{ns}$ e $t_{\mathrm{CAC}} = 15\,\mathrm{ns}$?
- Cosa indica la CAS latency (CL) nelle SDRAM sincrone e come viene misurata?
- Perché nelle SRAM si utilizzano bitline complementari (BL e BLc)?
- Vantaggi dell'uso di memory bank nell'organizzazione delle DRAM moderne.

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini



# Argomenti di approfondimento individuale


- A1) Funzionamento dettagliato DRAM e sense amplifier
- A2) Funzionamento dettagliato SRAM e sense amplifier
- A3) SRAM dual-port
- A4) Aumento della resa di fabbricazione delle memorie con ridondanza e codici di correzione di errore (ECC)
- A5) Dettagli su cella e architettura CAM
- A6) Dettagli su cella e architettura TCAM


2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Tensioni nella cella DRAM

A1

- Scrittura
  - $C_S$ è caricato o scaricato pilotando $WL$ e $BL$
- Lettura
  - La carica si redistribuisce tra le capacità di bitline $C_{BL}$ e di storage $C_S$





$$\begin{cases} \Delta Q_{\mathrm{BL}} = C_{\mathrm{BL}} \cdot \Delta V_{\mathrm{BL}} \\ \Delta Q_{\mathrm{S}} = C_{\mathrm{S}} \cdot \Delta V_{\mathrm{S}} \\ \Delta Q_{\mathrm{BL}} = -\Delta Q_{\mathrm{S}} \\ V_{\mathrm{pre}} + \Delta V_{\mathrm{BL}} = V_{\mathrm{bit}} + \Delta V_{\mathrm{S}} \end{cases} \Longrightarrow \Delta V_{\mathrm{BL}} = \left(V_{\mathrm{bit}} - V_{\mathrm{pre}}\right) \frac{C_{\mathrm{S}}}{C_{\mathrm{S}} + C_{\mathrm{BL}}}$$

- Poiché $C_S \ll C_{BL}$, la variazione di tensione è piccola, dell'ordine di $250\,\mathrm{mV}$

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Sense amplifier in DRAM

A1





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Bitline DRAM spezzata con cella dummy

A1

- L'amplificatore è *differenziale* ma la cella DRAM è *single ended*
  - Bitline spezzata (split): quando si seleziona una cella a sinistra si seleziona anche una cella *dummy* a destra (e viceversa)





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# DRAM: Processo di lettura con cella dummy

A1


reading 0




reading 1





control signals




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# SRAM: dettaglio su colonna delle bitline

A2




Circuito di precarica: le bitline sono entrambe precaricate a $V_{\mathrm{dd}}$ prima di una lettura o scrittura


$i$-esima cella di memoria: ogni colonna ha $N$ di queste celle di memoria collegate alle stesse bitline e a $N$ wordline ($N$ fino a $\sim 1024$)


Sense amplifier: attivato quando la tensione differenziale tra $BL$ e $BLc$ è abbastanza grande

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# SRAM: Sense Amplifier

A2








2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# SRAM dual-port

A3

- *READ* & *WRITE* simultanee
- Decoder addizionale, duplicazione read/write logic, bitline e wordline:




- Esempio di cella Dual-Port





- Questo schema si può estendere fino a un paio di ulteriori porte di accesso, oltre occorre modificare lo schema di base con l'aggiunta di ulteriori MOS
- Usata ad esempio per implementare code FIFO

2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Ridondanza e codici correzione errore (ECC)
# Aumento della resa di fabbricazione (yield)

A4




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini


# Cella di memoria CAM



- $BL$ e $BLc$ → bitlines (true & compl.)
- $BL_cell$ → bitline interna alla cella
- $SL$ e $SLc$ → search line complementari
- $ML$ → matchline precaricata a $V_{\mathrm{DD}}$

Se $SL = BL_cell$ (match)
→
$ML$ resta precaricata a $V_{\mathrm{DD}}$

- Mismatch → $ML$ si *scarica* a $V_{\mathrm{GND}}$
- $SL = SLc = 0$ indica "$X$" (don't care)
  → $ML$ resta carica comunque





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Esempio: CAM 4 word x 3 bit

A5

- Matchline $ML_i$ resta precaricata se combaciano tutte le celle nella riga $i$-esima





2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Cella TCAM

A6


- Possibile contenuto di una cella: ‘0’, ‘1’, ‘$X$’
  → Servono 2 bit per codificare
  - “00” = ‘$X$’ (don’t care)
  - “01” = ‘0’
  - “10” = ‘1’
  - “11” = not used
- Occorrono *due* celle SRAM
- Esempio: $SL_1$ & $SL_2$ = “01”
- Se $BL_1$_cell & $BL_2$_cell = “01”
  $ML$ resta precaricata
- Se $BL_{1c}$_cell & $BL_{2c}$_cell = “00”,
  $ML$ resta precaricata
  per qualunque valore di $SL_1$ ed $SL_2$




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini

# Schema a blocchi per una TCAM 256 x 144

A6




2024–2026 © Mario Casu, Mihai Lazarescu, Paolo Pasini